VLSI 설계 및 프로젝트 실습 (인하대학교 전자공학과) CMOS AND,OR Layout Simulation 결과 보고서

소개글

2015년도 VLSI 설계 및 프로젝트 실습 과목의 CMOS AND,OR Layout Simulation 결과 보고서입니다.

매 보고서마다 정말 많은 시간을 들여 작성했습니다.

목차

1. 실험목표
2. 실험과정
3. AND와 OR 회로 설계 방법
4. AND Layout과 OR Layout
5. NETLIST 작성 및 추출
6. HSPICE 시뮬레이션 결과
7. 시뮬레이션 결과 비교
8. 고찰

본문내용

1. 실험목표
이번 실험의 목표는 Magic Tool을 이용하여 CMOS AND회로와 OR회로의 Layout을 그려보고 Layout에서 기생소자를 추출하여 기생소자를 포함한 NETLIST와 직접 작성한 NETLIST를 HSPICE로 시뮬레이션하여 그 결과를 비교하는 것이다.

2. 실험과정
이번 실험은 크게 아래와 같은 단계로 진행되었다.
① 회로 설계 (NETLIST 직접 작성)
② HSPICE로 시뮬레이션
③ Magic tool을 이용한 Layout 생성
④ Layout을 추출하여 기생 소자 추출
⑤ Layout을 추출하여 얻은 NETLIST를 HSPICE로 시뮬레이션
⑥ 두 시뮬레이션의 결과 비교

3. AND와 OR 회로 설계 방법
우리는 앞선 실습에서 NAND와 NOR, Inverter를 Layout과 NETLIST로 작성하였다.
AND와 OR는 지금까지 제작한 3가지의 회로를 조합하면 만들 수 있다.
그 이유는 AND는 NAND의 not 논리이고, OR는 NOR의 not 논리이기 때문이다.
여기서 not논리는 인버터로 구현할 수 있다.
따라서 AND는 NAND의 출력을 인버터의 입력으로 넣어주면 구현할 수 있고, 마찬가지로 OR는 NOR의 출력을 인버터의 입력으로 넣어주어 구현할 수 있다.
이번 실험에서는 위와 같은 방법으로 쉽게 2-input AND와 OR GATE를 설계할 것이다.

4. AND Layout과 OR Layout
이전에 생성하였던 NAND와 NOR의 Layout에 Inverter Layout을 이어서 AND와 OR의 Layout을 작성하였다. [ NAND + Inverter → AND , NOR + Inverter → OR ]

<중략>

7. 시뮬레이션 결과 비교
이번 실험에서는 AND와 OR를 설계하고 시뮬레이션하였다.
손으로 작성한 NETLIST와 Layout에서 추출한 NETLIST를 시뮬레이션하여 AND와 OR 각각 2번의 시뮬레이션을 하였다. 지난 실험과 마찬가지로 B의 주기를 A의 주기의 2배로 하여 A와 B의 조합이 (0,0) , (0,1) , (1,0) , (1,1)의 결과를 모두 확인할 수 있었다.

참고 자료

없음