xilinx를 이용한 계수기(카운터, Counter)설계

소개글

논리회로설계실험 중에서 xilinx프로그램을 이용한 계수기(카운터, counter) 설계 레포트입니다. 실험에 필요한 이론과 설계 소스, 시뮬레이션 결과 모두 나와있고 토의까지 포함되어 있습니다.

목차

1. 설계 배경 및 목표
2. 관련 기술 및 이론
3. 설계 내용 및 방법
4. 설계 결과
5. 토의

본문내용

1. 설계 배경 및 목표
• J-K 플립플롭과 카운터의 정의와 특성을 알고 이해한다.
• Load / Clear기능이 있는 카운터를 설계하고 Test Bench Waveform을 이용하여 시뮬레이션 결과를 출력한다.
• CLR기능이 있는 J-K 플립플롭 4개를 이용하여 비동기 10진 카운터를 설계한다.
• 설계한 비동기 10진 카운터를 Test Bench Waveform을 이용하여 시뮬레이션하고 결과를 출력한다.

2. 관련 기술 및 이론
(1) 계수기( Counter)
디지털 카운터(Counter, 계수기)는 일정한 주파수의 클럭을 입력으로 하여 정해진 순서대로 계수(Count), 분주(Frequency division)하거나 디지털 시스템의 제어를 순차적으로 실행하는 순서 논리회로이다.
① 비동기 카운터(Asynchronous Counter)
- 직렬 카운터 또는 리플 카운터(ripple counter)라고도 하며, 내부에 플립플롭이 종속 연결되어 있어서, 첫 번째 플립플롭에만 외부 클럭을 인가하고 그 다음 플립플롭부터는 바로 앞단 플립플롭의 출력이 클럭 펄스로 인가된다. 비동기 카운터는 동기식 카운터에 비해 회로가 간단해진다는 장점이 있으나 전달지연이 커진다는 단점이 있다.

참고 자료

없음