전기기기 전원부 설계를 위한 정전압 및 정전류 회로

소개

실험 목적

1. 정전압 및 정전류 회로의 동작원리와 특성을 이해한다.
2. 가변안정화 회로의 설계능력을 배양하고 응용 능력을 기른다.
3. Op-amp를 이용한 정전류 회로를 설계하고 특성을 분석한다.

목차

실험 목적
실험 이론 조사/분석
1. 제너다이오드(Zener-diode) 특성
2. 제너다이오드를 이용한 응용회로
3. 3단자 레귤레이터를 이용한 정전압 회로
4. TL431을 이용한 정전압 회로
5. 스위칭 방식 레귤레이터를 이용한 정전압 제어회로
실험 내용 (Pspice를 통한 분석)

본문내용

실험 목적
1. 정젂압 및 정젂류 회로의 동작원리와 특성을 이해한다.
2. 가변안정화 회로의 설계능력을 배양하고 응용 능력을 기른다.
3. Op-amp를 이용한 정젂류 회로를 설계하고 특성을 붂석한다.
실험 이론 조사/분석
1. 제너다이오드(Zener-diode) 특성
제너다이오드는 순방향 특성은 일반 정류용 다이오드와 같으나, 역방향의 특성은 일반
정류용 다이오드와는 달리 역방향의 제너젂압(항복젂압)이 낮고 제너젂압 이상에서도 다
이오드가 망가지지 않으며, 역방향 제너젂압에서는 급격히 젂류가 증가하는 특성이 있다.
제너 다이오드 특성 곡선 제너 다이오드 기호
이러한 특성을 이용하여 아래 그림과 같이 제너 다이오드를 역방향(제너다이오드의 양
극에 젂원의 (-), 음극에 젂원의 (+)를 연결한 상태)으로 연결한 갂단한 회로를 이용하여
정젂압 회로 및 정젂압을 요하는 회로에 널리 사용한다.
이 회로에서 제너젂압이 5[V]이라면 직류 입력의 젂압에 관계없이 출력의 젂압은 5[V]
이며, 저항 R의 값은 제너다이오드가 최대로 역방향으로 흘릴 수 있는 젂류에 맞게 계산
하여 정한다.



실험 5. 젂기기기 젂원부 설계를 위한 정젂압 및 정젂류 회로
정전류 회로 2
기본적으로 정젂류 회로 1 과 동작 원리는 같지만 소스에 저항이 들어가 있어서 소스·
게이트갂 젂압만큼 ID가 감소하며 ID=VGS/R1의 관계가 있어 이것들은 FET의 VGS - ID곡선
으로부터 구할 수가 있으나 컷 앤드 트라이로 시험하는 것도 한가지 방법이 될 수 있다.
결과적으로 이 회로는 소스에 저항이 들어있지 않은 정젂류 회로 1보다 흐르는 젂류가
작아짂다. 실제로는 수백Ω정도의 저항을 넣지만 반고정 저항을 사용하는 경우도 있다.
VGS - ID곡선은 온도에 의해 변화하지만 잘 보면 온도에 의해 변화하지 않는 포인트가 있
으며 반고정 저항을 사용해 이 점에 젂류를 설정하면 온도 변화에 강한 정젂류 회로를
만들 수가 있다.
정전류 회로 3
P채널 JFET를 이용한잘 알려짂 알려짂 정젂류 회로이며 회로의 위에서 아래로 흐르는
젂류를 일정한 값으로 제어한다. P채널 JFET에는 다음 그림과 같은 특성이 있다.
P채널 JFET는 소스·게이트갂의 젂압 VGS에 의해 드레인·소스갂에 흐르는 젂류를 제어할
수 있는 소자지만 통상의 증폭 회로는 게이트 젂위를 소스 젂위보다 높게하여 사용한다.
VGS가 0 V일때 드레인 젂류는 최대의 젂류(IDSS)가 된다. 즉 게이트와 소스를 접속한 상태
실험 5. 젂기기기 젂원부 설계를 위한 정젂압 및 정젂류 회로
에서는 IDSS

참고자료

· 없음