Op-Amp 가산 증폭기와 감산(차동)증폭기 피스파이스 회로도 및 출력 파형

소개

기초실험 및 설계 2 - 결과 보고서

1. 실험 제목
Op-Amp 가산 증폭기와 감산(차동)증폭기

2. 실험 목적
Op-Amp의 가산회로증폭기와 감산회로증폭기를 이해를 하고 특성을 분석하고 직접 회로를 구성한 후 동작 원리를 이해한다.

목차

1. 실험 제목
2. 실험 목적
4. 결과
5. 고찰

본문내용

1. 실험 제목
Op-Amp 가산 증폭기와 감산(차동)증폭기

2. 실험 목적
Op-Amp의 가산회로증폭기와 감산회로증폭기를 이해를 하고 특성을 분석하고 직접 회로를 구성한 후 동작 원리를 이해한다.

4. 결과
위 그림은 피스파이스로 가산기를 만든 반전형 증폭 가산기 회로입니다.
*1 : 위 회로 그림을 보면 반전형 회로이므로 이 그래프는 V3와 V4와의 합으로 나온 값이 반전이 되어서 그래프를 보면 처음 진폭의 값이 +범위에 존재하지 않고 -범위에 존재하게 된다.
*2 : 위 회로도에서 R1을 변화를 준다면 R1을 1k→2k로 변화 해준다면 그래프는 V3와 V4의 합에 두배를 해준 값이 나옵니다.

참고자료

· 없음