반도체 소자 공정 회로설계 면접대비 요약

소개글

"반도체 소자 공정 회로설계 면접대비 요약"관련 내용입니다.

목차

I. Chapter 01 에너지 밴드
1. 반도체 에너지 밴드와 밴드 갭

II. Chapter 02 PN 접합
1. PN 접합(Junction) 에너지 밴드
2. PN 접합(Junction)의 전류 특성

III. Chapter 03 MOSFET
1. MOSFET의 밴드 다이어그램
2. MOSFET의 구조와 동작 원리
3. MOSFET의 문턱전압(Vth)
4. MOSFET의 문턱전압(Vth) 조절 방법
5. MOSFET의 I-V 특성
6. MOSFET의 종류
7. CMOS Inverter

IV. Chapter 04 MOSFET의 미세화와 Short Channel Effect
1. MOSFET의 Short Channel Effect
2. MOSFET의 다양한 누설전류
3. MOSFET의 Subthreshold Leakage
4. MOSFET 미세화(Scaling) - Ion 열화
5. MOSFET-Ion 증가 방안

V. Chapter 05 MOSFET 요소 기술
1. Thin Oxide Leakage
2. High-k/Metal Gate
3. 3D MOSFET – FinFET
4. 3D MOSFET – GAA FET

VI. Chapter 06 DRAM
1. DRAM Capacitance 향상 방법
2. DRAM 데이터 손실 및 개선 방안
3. DRAM 미세화 한계 극복 방안

VII. Chapter 07 NAND Flash
1. Flash Memory
2. NAND Flash 종류와 수명
3. 3D 낸드 플래시

VIII. Chapter 08 메모리 비교와 차세대 메모리
1. DRAM, SRAM, 낸드 플래시 비교
2. 차세대 메모리(STT-MRAM, RRAM)

IX. Chapter 09 무어의 법칙과 미세화 이슈
1. 무어의 법칙과 미세화 이슈

본문내용

반도체의 에너지 밴드 다이어그램을 설명하세요.
페르미 준위에 대해 설명하세요.

에너지 밴드 형성 과정 -> 에너지 밴드 구조 -> 실리콘 밴드 구조

원자의 에너지 준위의 경우, 파울리 베타 원리에 의해 전자가 동일 양자 상태를 가질 수 없으 므로, 한 에너지 준위에 2개의 전자가 허용된다. 반면 고체 결정 구조처럼 주위에 수많은 원 자가 있으면 전자의 에너지 준위가 서로 중첩이 되고, 마찬가지로 파울리의 배타 원리에 의해 인접한 원자의 전자가 가질 수 있는 에너지 준위가 미세하게 변하게 되어 에너지 준위가 밴드 형태로 일정한 폭을 가지게 된다. 이것을 에너지 밴드라고 한다.

이때 최외각 전자가 자리를 차지하고 있는 에너지 밴드를 가전자대, 그보다 높은 에너지의 아 직 채워지지 않은 밴드를 전도대라고 한다. 그리고 가전자대와 전도대 사이에 전자가 허용되 지 않는 에너지 밴드 영역을 에너지 밴드 갭이라고 부르고, 절대온도 0K에서 전자가 가질 수 있는 최대 에너지 준위 또는 임의의 온도 T에서 전자가 채워질 확률 f(E=Ef)=1/2인 에너지 준위를 페르미 준위라고 한다.

대표적인 반도체 물질인 실리콘은 14개의 전자가 1s2s2p3s3p로 에너지 준위를 채우고 있다. 실리콘이 결정구조를 이루면 sp3 혼성결합을 하게 되어 3s3p로 전자가 채워진 가전자대를 구 성하고, 3s3p에 각각 1개씩 총 4개의 전자가 더 들어갈 수 있는 빈자리가 있는데 이것이 전 도대가 된다. 가전자대와 전도대 사이에 전자가 허용되지 않는 에너지 영역이 밴드 갭이고, 실리콘의 경우 상온에서 1.1eV의 갭을 가진다.

도체는 가전자대와 전도대가 중첩되어 밴드 갭이 없는 물질로 전기장을 가했을 때 전자가 바 로 위의 에너지 준위로 쉽게 이동할 수 있고, 따라서 전기 전도가 쉽게 일어나는 물질이다.(반 도체 소자에서 전기 배선 용도로 사용)