전자계산기 구조

소개

정보처리기사 자격시험 대비자료

목차

제1장 논리회로(Logic Circuit)
2.논리회로의 분류
3.게이트(Gate)
3.불 대수(Boolean Algebra)
4.조합회로의 최소화
5.조합논리 회로의 기본
7. 순서논리회로의 기본

제 2 장 프로세서
1. 자료의 표현 방법
2. 명령어 형식과 주소지정
3. 중앙처리 장치
4. 연산장치(ALU : Arithmetic Logic Unit)

제 3 장 명령실행과 제어
1. 마이크로 오퍼레이션(Micro Operation)
2. 메이저 스테이트(Major State)
3. 마이크로 명령

제 4 장 기억장치
1. 기억장치 종류
2. 주기억장치
3. 보조기억 장치
4. 가상 기억 장치(Virtual Memory)
5. 연상 기억 장치(Associative Memory)
6. 캐쉬 기억 장치(Cache Memory)

제 5 장 입출력
1. 입출력에 필요한 기능
2. 데이터 전송
3. DMA 및 채널
4. 입출력 장치
5. 인터럽트

제 6 장 병렬처리(Parallel Processing)
1. 병렬처리의 개요
2. 병렬처리의 문제점
3. 병렬처리 컴퓨터 분류(플린의 분류)
4. 파이프라인

본문내용

※ 합과 올림수 식의 유도 과정
3) 반 감산기(Half Subtracter)
― 2진수 1자리 뺄셈기.
4) 멀티플렉서(Multiplexer : MUX)
― 2n 개의 입력선 중에서 하나를 선택하여 출력 선으로 전달하는 회로. (OR gate로 구성)
n 개의 제어선 ↓↓↓
2n 개의 입력선
→
→

→
multiplexer
→ 1개의 출력선
5) 디멀티플렉서(Demultiplexer)
― 1개의 입력신호를 가지며, 2n 개의 출력 선으로 구성된 회로. (AND gate로 구성)
n 개의 제어선 ↓↓↓
1개의 입력선 →
demultiplexer
→
→

→
2n 개의 출력선
6) 디코더(해독기 : Decoder)
― 암호 형태로 전달된 정보를 원래 상태로 복원해 주는 장치로, n개의 입력 선을 가지며, 2n 개의 출력 선을 가진다. (AND gate로 구성)
7) 엔코더(부호기 : Encoder)
― 어떤 특정한 장치에서 사용되는 정보를 다른 곳으로 전송하기 위해 일정한 규칙에 따라 암호로 변환하는 장치로, 2n개의 입력 선을 가지며, n개의 출력 선을 가진다. (OR gate 로 구성)
8) ROM(Read Only Memory)
― 시스템 적인 정보나 기본적인 장치에 대한 정보를 기억하는 메모리로서 읽기만 가능한 메모리이고, 비휘발성 메모리이다. (디코더와 OR gate로 구성)

참고자료

· 없음