전자공학실험 23장 연산 증폭기 응용 회로 1 A+ 결과보고서

소개글

"23_연산 증폭기 응용 회로 A+ 결과보고서"에 대한 내용입니다.

목차

1 실험 개요
2 실험 절차 및 결과 보고
3 고찰 사항
4 검토 및 느낀점

본문내용

1 실험 개요
-이 실험에서는 연산 증폭기를 이용한 응용 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전원 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다.

2 실험 절차 및 결과 보고 (아날로그 전압 덧셈기 실험은 진행하지 않았습니다.)
■ 실험회로 1 : 연산 증폭기를 이용한 반전 증폭기 회로

■ 실험회로 2 : 연산 증폭기를 이용한 비반전 증폭기 회로

반전 증폭기

1
실험회로 1([그림 23-4])과 같이 반전 증폭기를 구성하고, R1=10kΩ, R2=20kΩ으로 설정한다. 연산 증폭기의 양의 단자에 공통 모드 전압을 인가하고, 반전 증폭기의 입력에 주파수가 10kHz인 사인파를 인가하고 출력 전압의 크기를 측정하여 [표 23-1]에 기록하고, 전압 이득을 구하시오. 또한 연산 증폭기의 음의 단자의 DC 전압을 측정하여 [표 23-1]에 기록하시오.

참고 자료

없음