해밍코드 인코더 디코더 설계 및 성능 분석(hamming code encoder decoder performance analysis)

소개글

해밍 코드는 오류정정 이론 중 하나로, XOR 게이트만으로 설계가 가능하여 하드웨어 설계가 간단하고 좋은 신뢰성을 나타낸다. 본 프로젝트 목적은 SNR 변화에 따라 해밍코드의 BER(Bit Error Rate) 성능을 분석하는 것이다. 성능분석을 위해 Matlab 및 Sumulink로 해밍 인코더(Encoder) / 디코더 (Decoder)를 모델링 하였고, BPSK 방식으로 변․복조된 심볼 (Symbol)을 AWGN(Additive White Gaussian Noise) 채널을 통해 잡음을 생성하여 시뮬레이션 하였다. 모델링된 알고리듬은 Verilog-HDL을 이용하여 RTL 레벨에서 설계되었다.

목차

Abstract

1장. 작품과제 필요성
2장. 작품과제 해결 방안 및 과정
3장. 개념설계 및 상세설계
3장. 1절 시스템블럭도
3장. 2절. 각 블록 설명
3장. 2절. 1 Hamming encoder/decoder
3장. 2절. 2 BPSK Modulator/Demodulator
3장. 2절. 3 Error Rate Calculation
3장. 2절. 4 Display
3장. 2절. 5 시뮬레이션 BER 값의 결과 비교
3장. 3절 소프트웨어 설계
3장. 3절. 1 Verilog Encoder
3장. 3절. 2 Hamming decoder
3장. 3절. 4 Hamming encoder test-bench
3장. 3절. 5 Hamming code 시뮬레이션 결과

4장. 결론

참고문헌

본문내용

Abstract
Hamming code is a kind of error-correcting-code, which can be designed with XOR-gate. It is simply for hardware design and has a good reliability. The goal of this project is to understand error-correcting-code algorithm and to design hamming code. In this project, as the simulation tool, Mat-lab Simulink is used for the analysis of simulation error-correcting-code`s performance. The change of BER which measures signal quality is simulated by using Mat-lab Simulink in order to measure the SNR(Signal to Noise Rate). Verilog-HDL is used in order to understand the algorithm of error-correcting code.

The procedures of the project are as follows :
First, for the simulation of the change of BER(Bit Error Rate) accompanied by the change of SNR, we used the random binary generator module, hamming encoder/decoder module, and BPSK modulation/demodulation of the Mat-lab Simulink. To find out the change of the capacity of SNR concomitant with noise, we used AWGN module.
Second, by using Verilog-HDL, we designed the hamming encoder which has 8bit input and 12bit output and the hamming decoder which has 12bit input and 8bit output.

요약
해밍 코드는 오류정정 이론 중 하나로, XOR게이트로 설계가 가능하여 하드웨어 설계가 간단하고 좋은 신뢰성을 나타낸다. 이번 프로젝트 목표는 오류정정부호의 성능을 분석하기 위해 Mat-lab의 Simulink를 사용하였다.

참고 자료

(1) 신경욱, “Verilog HDL for Digital System Design”, (주)한백전자 기술연구소, 2008
(2) 신경욱 전흥우, “ASIC 설계 및 실습”,금오공과대학교 전자공학부, 2004
(3) 신경욱, “차세대 반도체 설계인력양성과정 교육교재” 차세대반도체 설계인력양성 사업팀, 2008
(4) 차영배, 기초부터 응용까지 Verilog HDL, 다다미디어, 2007
(5) 김남, “통신 시스템 공학”, 대영사, 1994
(6) 양윤석, “통신이론”, 세화, 1997
(7) 송주석, “정보통신 이해”, 생능, 2005
(8) 신윤기, “아날로그 및 디지털 통신이론”, 인터비전, 2001